Realization of Discrete-time System, Realization of Digital Filter   이산시스템 구현 구조, 디지털 필터 구현 구조

(2023-11-14)

1. 이산시스템수학적 표현식                  ☞ 이산 시스템 표현 참조임펄스응답 (컨볼루션 합 표현) : 소프트웨어에 의한 고속 컨볼루션 알고리즘 구현에 이용됨
  ㅇ 차분방정식 : 직접형 구현에 이용됨
  ㅇ 전달함수   : 종속형, 선형위상형, 주파수 임펄스형 구현에 이용됨


2. 이산시스템의 구현 상의 특징

  ※ 동일 표현식에서도, 여러 다른 구조로 구현이 가능
     - 또한, 구조 마다 성능상의 차이가 있게 됨
        . 소요 연산량, 메모리 용량, 감도, 유한 어장 효과 등

  ※ 구현 (Realization), 실현 (implementation) 비교
     - 구현 : 기초 연산소자(곱셈기,덧셈기,지연소자)들이 상호연결된 블록선도 내부 구조를 선택 구현
     - 실현 : 선택 구현한 내부 구조를, 구체적인 H/W,S/W (DSP,ASIC )로써 실현시키는 것

  ※ 필터 차수가 높을수록, 메모리 소요 용량이 커지며, 구현 비용이 증가함


3. 이산시스템의 구현 구조 종류FIR 시스템 
     - 표현식 : 전달함수, 차분방정식, 콘볼루션(임펄스응답에 의함) 표현식 모두 필터 구현 가능
     - 구현 구조 형태 : 직접형, 종속형, 선형 위상형, 주파수 임펄스형, 격자형, 고속 콘볼루션IIR 시스템
     - 표현식 : 전달함수, 차분방정식 표현식 만 필터 구현 가능
     - 구현 구조 형태 : 직접형, 종속형, 병렬형, 격자4. 직접형 (Direct Form)

  ㅇ 직접형 이란?  (표현식 그대로 구현)
     - `컨볼루션 합`, `차분방정식` 표현식을 그대로 기본 소자를 이용하여, 단순 구현한 형태
       

  ㅇ 직접형 Ⅰ (Direct form Ⅰ)  =  비 기본형, 비 표준형 (Non-canonic form)
     - 시스템 표현식에 대한 관찰에 의해 직접 얻을 수 있는 구현형태
     - 탭 지연선 구조 (통상, 직접형 FIR에 적용)
        . 시간 지연기들을 일렬로 연결한 후, 
           .. 각 시간 지연기의 출력단 마다 (┬)을 내고,
           .. 이에 곱셈기를 달아, 필터 계수를 곱하여 더하는 구조      ☞ 참조
        . 출력 궤환이 없는 구조
     - 입력부와 출력부를 구분시킨 구조
        . 지연기를 입력부,출력부 모두에 사용함
        . 출력 궤환이 있는 구조

  ㅇ 직접형 Ⅱ (Direct form Ⅱ, Canonic Direct form)  =  기본형, 표준형 (Canonic form)
     - 지연소자를 최소화시킨 구현형태
        . 지연소자 감소 => 시스템 소요 기억용량 감소로 비용 감축 도모 가능


5. 종속형, 직렬형 (Cascade Form)전달함수 표현
     - FIR 필터 : 
[# H(z) = \frac{N(z)}{D(z)} = \sum^{N-1}_{k=0} b_k z^{-k} #]
- IIR 필터 :
[# H(z) = \frac{N(z)}{D(z)} = \frac{\sum^M_{k=0} b_k z^{-k}}{1 - \sum^N_{i=1} a_l z^{-l}} \approx \frac{\sum^N_{k=0} b_k z^{-k}}{1 - \sum^N_{k=1} a_l z^{-l}} #]
전달함수인수분해하여, - 실수 계수를 갖는 2차 전달함수들의 곱으로 변환시킨 후, - 각각을 직접형으로 구현하고, - 이들을 종속 연결한 구조 ㅇ 만일, - 임펄스응답 h(n)이, 실수이면, - 전달함수 H(z)의 근은, 복소수 공액으로 나타나고, - 각각을 실수 계수 2차 방정식화시키고, . FIR 필터 :
[# H_k(z) = (1+b_{1,k}z^{-1}+b_{2,k}z^{-2}) #]
. IIR 필터 :
[# H_k(z) = \frac{1+b_{1,k}z^{-1}+b_{2,k}z^{-2}} {1+a_{1,k}z^{-1}+a_{2,k}z^{-2}} #]
- 이들이 연속된 곱으로 필터 차수 만큼 표현 가능 ㅇ 한편, IIR 필터에서, - 전달함수인수분해하여, 2개 (분자,분모) 곱으로 표현 가능 (biquad의 곱 형태) - 2개의 서브시스템으로 구분 : (1/분자다항식) x (분모다항식) 6. 병렬형 (Parallel Form) ㅇ 부분 분수의 합 형태 7. 격자형 (Lattice Form)시스템 출력이, 입력 신호 및 그 입력 신호의 이전 값들의 선형조합으로 표현되는 형태

이산시스템 표현,구현
   1. 이산 시스템 표현   2. 컨볼루션 합   3. 차분 방정식   4. 전달 함수   5. 이산시스템 구현 구조  
디지털 필터
   1. 디지털 필터   2. 디지털 필터 표현   3. 디지털 필터 구분   4. FIR 필터   5. IIR 필터   6. 순환,비순환 필터   7. 디지털 필터 설계   8. 디지털 필턱 구현 구조   9. 디지털 필터 예  


Copyrightⓒ written by 차재복 (Cha Jae Bok)       기술용어해설소액후원
"본 웹사이트 내 모든 저작물은 원출처를 밝히는 한 자유롭게 사용(상업화포함) 가능합니다"