1. 이산시스템의 구현 구조
ㅇ 이산시스템의 수학적 표현식 ☞ 이산 시스템 표현 참조
- 임펄스응답 (컨볼루션 합 표현) : 소프트웨어에 의한 고속 컨볼루션 알고리즘 구현에 이용됨
- 차분방정식 : 직접형 구현에 이용됨
- 전달함수 : 종속형, 선형위상형, 주파수 임펄스형 구현에 이용됨
ㅇ 동일 표현식에서도, 여러 다른 구조로 구현이 가능
- 또한, 구조 마다 성능상의 차이가 있게 됨
. 소요 연산량, 메모리 용량, 유한 어장 효과 등
ㅇ FIR, IIR 별로 구현되는 구현 구조 형태의 구분
- FIR 시스템
. 표현식 : 전달함수, 차분방정식, 콘볼루션(임펄스응답에 의함) 표현식 모두 필터 구현 가능
. 구현 구조 형태 : 직접형, 종속형, 선형 위상형, 주파수 임펄스형, 격자형, 고속 콘볼루션
- IIR 시스템
. 표현식 : 전달함수, 차분방정식 표현식 만으로 필터 구현 가능
. 구현 구조 형태 : 직접형, 종속형, 병렬형, 격자형
ㅇ 구현 (Realization), 실현 (implementation) 비교
- 구현 : 곱셈기,덧셈기,시간지연기들이 상호연결된 블록선도 내부 구조를 선택 구현
- 실현 : 선택 구현된 내부 구조를 구체적인 H/W,S/W (DSP,ASIC 칩)로써 실현시키는 것
2. 직접형 (Direct Form)
ㅇ 직접형 이란?
- `컨볼루션 합`, `차분방정식` 표현 그대로 기본 소자를 이용하여, 단순 구현한 형태
* 분자(이동평균) 및 분모의 직접 구현 형태
ㅇ 직접형 Ⅰ (Direct form Ⅰ) = 비 기본형,비 표준형 (Non-canonic form)
- 시스템 표현식에 대한 관찰에 의해 직접 얻을 수 있는 구현형태
- 탭 지연선 구조 (통상, 직접형 FIR에 적용)
. 시간 지연기들을 일렬로 연결한 후,
.. 각 시간 지연기의 출력단 마다 탭(┬)을 내고,
.. 이에 곱셈기를 달아, 필터 계수를 곱하여 더하는 구조 ☞ 참조
. 출력 궤환이 없는 구조
- 입력부와 출력부를 구분시킨 구조
. 지연기를 입력부,출력부 모두에 사용함
. 출력 궤환이 있는 구조
ㅇ 직접형 Ⅱ (Direct form Ⅱ,Canonic Direct form) = 기본형,표준형 (Canonic form)
- 지연소자를 최소화시킨 구현형태
. 지연소자 감소 => 시스템 소요 기억용량 감소로 비용 감축 도모 가능
3. 종속형 (Cascade Form)
ㅇ 전달함수를 인수분해하여,
- 실수 계수를 갖는 2차 전달함수의 곱으로 변환시킨 후,
- 각각을 직접형으로 구현하고, 이들을 종속 연결한 구조
ㅇ 전달함수를 인수분해하여 2개 전달함수의 곱으로 표현 (biquad의 곱 형태)
- 2개의 서브시스템으로 구분 : (1/분자다항식) x (분모다항식)
4. 병렬형 (Parallel Form)
ㅇ 부분 분수의 합 형태
5. 격자형 (Lattice Form)
ㅇ 시스템 출력이, 입력 신호 및 그 입력 신호의 이전 값들의 선형조합으로 표현되는 형태