CMOS   Complementary Metal Oxide Silicon   상보형 MOS

(2021-02-09)

Well 영역, p-웰, p-well, n-웰, n-well


1. CMOS (Complementary Metal Oxide Silicon)pMOSnMOS를 모두 사용하는 상보적 회로 
     - 동작 속도는 다소 늦지만 거의 전력 소모가 없음

  ※ [참고]
     - CMOS에 기반이되는 소자      ☞ MOSFET
     - CMOS 논리회로의 기본 소자   ☞ CMOS 인버터


2. CMOS의 동작 특징MOSFET 처럼 전압에 의해 제어되는 전압제어전류원 디바이스
     - 전계를 기반으로 트랜지스터 동작이 이루어짐

  ㅇ DC 상태에서의 전력 소모가 극히 작음 (저 전력)
     - CMOS 게이트는 스위칭 순간에 만 전력을 소모함

  ㅇ 잡음이 작음

  ㅇ 집적도 더 높음
     - 복잡한 회로 구성에도, 단일 MOS 소자에 의한 구성 보다 집적도가 더 높음


3. CMOS 제조 공정 상의 특징제조공정이 비교적 간단
     - BJT 보다 조밀하게 제조 가능 (고 밀도)

  ㅇ nMOSFET, pMOSFET가 쌍을 이뤄 구성되므로,
     - 기판(Substrate)과 반대형의 불순물 도핑된 Well 영역을 형성시키고,
     - Well 영역 내 도핑채널 형태는 Well 영역과는 반대형이 되게 함


4. CMOS의 구성 요소 

    

  ㅇ 기판 (Substrate)
  ㅇ 소스(S)/드레인(D) 영역
  ㅇ well 영역 (n-well,p-well 등)
  ㅇ 게이트 폴리실리콘 전극
  ㅇ n+ 또는 p+ 주입 영역
  ㅇ 활성층 등


5. CMOS의 구분

  ㅇ 동일 실리콘 기판 위에 well을 형성하는 방식에 따라 구분

     - n-well CMOS    : p형 기판에 n-well을 형성시켜 사용
        . p형 기판에 nMOS가 만들어지고, n-well 내부에 pMOS 형성
        . 이때, 모든 nMOS들은 같은 기판을 공유하게 되고, n-well 내부 각 pMOS는 모두 고립됨 
     - p-well CMOS    : n형 기판에 p-well을 형성시켜 사용
        . n형 기판에는 pMOS가 만들어지고, p-well 내부에는 nMOS 형성
        . 이때, 모든 pMOS들은 같은 기판을 공유하게 되고, n-well 내부 각 nMOS는 모두 고립됨
     - twin-well CMOS : n-well(내부 pMOS 형성) 및 p-well(내부 nMOS 형성) 모두 사용
        . 2개의 well 사용되므로, 기판의 도핑 형태와는 무관함
        . pMOS,nMOS문턱전압 등 소자 특성을 독립적으로 최적화 가능

[트랜지스터 구분]1. BJT   2. FET   3. JFET   4. MOSFET   5. CMOS   6. 박막 트랜지스터  


"본 웹사이트 내 모든 저작물은 원출처를 밝히는 한 자유롭게 사용(상업화포함) 가능합니다"
     [정보통신기술용어해설]       편집·운영 (차재복)          편집 후원          편집 이력
  1. Top (분류 펼침)      :     1,591개 분류    6,512건 해설