Op Amp   Operational Amplifier   연산 증폭기

1. 연산 증폭기 (Operational Amplifier)

  ㅇ 다목적용으로 사용되는 매우 값싼 반도체 아날로그 능동소자
     - 패키징화 : 표준 패키지(IC화)로 판매되고 있는 아날로그 집적회로/다단자장치/회로빌딩블록
     - 회로특성 : 매우 큰 입력 임피던스, 작은 출력 임피던스, 매우 큰 전압 이득
     - 동작특성 : 넓은 대역폭에 걸쳐 일정한 높은 이득을 갖음


2. 연산 증폭기의 역사

  ㅇ 연산이라는 명칭 사용 (1947, John R. Ragazzini)
     - 초기 아날로그 컴퓨터에서, 
     - 부귀환 구조에 적당한 외부 소자의 선택 만으로,
     - 증폭,덧셈,뺄셈,미분,적분 등 연산이 가능하도록,
     - 특수한 고 이득 증폭기를 구현함으로써, 이 같은 명칭이 부여됨
  ㅇ 1960년대초, Robert J. Widlar 개발
  ㅇ 최초의 IC화된 Op Amp 출현, 1968년 Fairchild社, μA741


3. 연산 증폭기의 주요 특징

  ㅇ 표준 패키지(IC)화 되어있음 
     - 신뢰성 좋음, 저 가격, 소형화, 저 전력 소모 등

  ㅇ OP Amp의 종류로는 수천개가 넘으며, 
     - 그 속에는 수십개의 내부 트랜지스터로 구성되어 있으며,
     - 잘 정의된 외부 단자 특성을 갖음

  ㅇ 단독으로 사용 않음
     - 통상, 귀환 회로 구성을 하며, 이곳에 수동 소자들과 함께 사용됨
     - 이때, 폐쇄루프이득 등이 전적으로 수동 소자에 만 의존하게 되어, 정밀 조정이 가능하게 됨
        . 일반 증폭기는, 그 특성이 내부 설계에 의해 결정되는 반면에, 
        . 연산 증폭기는, 거의 전적으로 외부 피드백 회로에 의해 동작 모드가 결정됨

  ㅇ 널리 사용되고 있는 이유
     - 저주파 영역에서 거의 이상적으로 선형적인 동작 특성을 보임
     - 작고 저렴하며 우수한 성능을 제공하기 때문임
     - 사실상, 대부분의 아날로그 회로 설계의 출발점이 됨

  ㅇ 회로 기호
        
    

4. 연산 증폭기의 내부 구성

  ㅇ 차동증폭기 (두 입력 입력단 : 고 임피던스 제공)
  ㅇ 전압증폭기 또는 레벨 시프터 (증폭단 : 고 이득 제공)
  ㅇ 푸시-풀 증폭기 (단일 출력단 : 저 임피던스 제공, 파형 왜곡 작음)
       


5. 연산 증폭기의 외부 단자

  ㅇ 필수 단자
      
     - 3개의 신호 단자(2개 입력, 1개 출력)
        . v : 반전 입력 단자(inverting input terminal)
        . v : 비반전 입력 단자(noninverting input terminal)
           .. v = v - v : 차동 신호 (differential signal)
        . v : 출력 단자
     - 2개의 직류 전원 공급 단자를 갖음
        . 공급 전압 (Bipolar 2극, +V,-V) : ±15 V, ±1.25 V, +1.24 ~ 0 V 등 
           .. (BJT : +V ~ -V, CMOS : +V ~ -V)
     - 한편, 접지 단자가 없음
        . 외부 공급 전원 측에서 접지 해결

  ㅇ 기타 단자
     - 특수 목적에 따라, 주파수 보상용, 오프셋 널링(offset nulling) 등의 단자가 있음

  ㅇ 초기, 741 IC 칩 단자구성 例)
      
     - 1번 핀 옆에, 점(dot)이나 홈(notch)으로 표시됨 
     - 8번 핀은, NC(Not Connected)


6. 연산 증폭기의 회로 파라미터

  ㅇ 주요 파라미터 : (이상적인 경우)
     - 입력 저항 R (임피던스 Z) : 무한대 (∞)
     - 출력 저항 R (임피던스 Z) : 영 (0)
     - 개방루프 전압이득 A : 무한대 (∞)
        . 대략 십만 ~ 백만 배 정도
     - 주파수 대역폭 BW : 무한대 (∞)
     - 오프셋 전압 : 입력이 없으면 출력도 없음 
        . 차동 입력 전압이 영(v = v - v = 0)일 때, 
        . 출력 전압 v도 영(0) 
     - 공통모드제거비 (CMRR) : 무한대 (∞)
        . 차동 모드 신호 : 높은 이득 제공
        . 공통 모드 신호 : 매우 작음 (거의 0)

  ㅇ 기타 파라미터
     - 슬루율
     - 주파수응답 (GBP) 등

  ※ ☞ 연산증폭기 회로 해석 참조
     - 높은 입력 임피던스, 낮은 출력 임피던스, 이상적인 전압증폭기로써 모델화, 무한대 대역폭,
       오프셋 전압,전류가 0, 단지 차동 신호에 만 응답, 두 입력 단자 간에 가상 단락 등

  ㅇ 범용 연산 증폭기에 필요한 추가적인 중요 기능
     - 단락회로 보호 기능 : 출력 단락시의 충격으로부터의 보호
     - 래치업 방지        : 임의 입력 조건 하에 출력이 특정 상태(High,Low)에 머무는 것을 방지
     - 입력 오프셋 영점 조정 : 0 입력인 경우, 외부 전위차계에 의해, 출력 전압을 0으로 조정


7. 연산 증폭기의 응용 및 구분

  ㅇ 아날로그 회로 구성에서 가장 기본적인 능동소자 중의 하나로 활용됨
 
  ㅇ 응용 상의 잇점
     - 넓은 대역폭, 낮은 입력 오프셋, 낮은 잡음 특성 등

  ㅇ 응용 상의 특징
     - 통상, 연산증폭기는 개방루프 단독으로 회로를 구성하여 사용 않고,
     - 귀환(주로,부귀환)을 갖는 회로 구성 하의 회로 소자로써 많이 응용됨
        . 출력 단자로부터 입력 단자에 귀환 저항을 거는 형태로 연결됨

  ㅇ 응용 例) 
     - 선형적 : 버퍼, 반전증폭기,비반전증폭기, 가산증폭기,차분증폭기, 적분기,미분기 등
     - 비선형적 : 비교기, 슈미트 트리거, 정류기, 피크 검출기, 샘플 홀드 회로, 아날로그 곱셈기 등

  ㅇ 전원 공급 형태에 따른 연산증폭기의 구분
     - 단일 공급 전원 방식, 2중 평형 전원 방식, 2중 불평형 전원 방식