1. MOSFET의 구조
ㅇ (수평) 서브스트레이트 위에 소스-게이트-드레인으로 구성된 pnp, npn 접합 구조
- 소스 (Source) : 전하 캐리어의 공급
- 게이트 (Gate) : 전하 캐리어의 흐름 조절
- 드레인 (Drain) : 전하 캐리어의 흡수
- 서브스트레이트 (Substrate) : 기판
* 위 4개가 단자화되어 외부와 연결됨
ㅇ (수직) 3층 적층 구조 ☞ MOSFET 구조 참조
- 금속-산화물-반도체(Metal-Oxide-Semiconductor)의 3층이 적층 구조를 형성
* 층별 재료
. 게이트 (Gate) : 금속에 가까운 고 농도 Poly Silicon
. 산화막 (Oxide Layer) : 얇고 우수한 절연층 (SiO₂) (1 ~ 10 ㎚) ☞ MOSFET 파라미터 참조
. 기판 (Substrate) : n형 또는 p형 실리콘 (Silicon)
2. MOSFET의 게이트(Gate) 단자
ㅇ 게이트와 기판 간에 절연됨
- 게이트 전극(단자)과 기판(Substrate) 간에, 실리콘 산화막(SiO₂)에 의해 절연됨
* 저주파 하에서는, 게이트에 거의 전류가 흐르지 않음 (10-15 정도)
ㅇ 게이트의 인가 전압 => MOSFET 전도채널 상의 전도도 조절 역할 ☞ 선형 영역 참조
- 게이트 전압이 문턱전압 보다 낮으면, (VG < Vth)
. 드레인 전압(VD)을 인가하더라도 통로가 없어 소스-드레인 간 불도통
- 게이트 전압이 문턱전압 보다 높으면, (VG > Vth)
. 산화물 바로 아래에 전자가 흐를 수 있는 반전층이 형성됨 (도통) ☞ MOSFET 전도채널 참조
- 이후, 게이트 전압(VG)이 증가할수록,
. 전도 채널의 캐리어 농도가 증가하며 전도도가 증가됨
* 결국, 게이트는 채널의 전도도 조절 역할을 하게됨
ㅇ 게이트의 주요 역할
- 전하 캐리어의 흐름 즉, 전류(전도도)의 제어
* 다른 단자와는 격리(절연)되어, 마치 커패시터의 한쪽 판 처럼 동작 함 ☞ MOS 커패시터 참조
ㅇ 게이트의 전극 재료
- 금속에 가까운 고 농도 Poly Silicon
. 산화막(Oxide) 위에 증착 적층(stack)시켜 만들어진 다결정 실리콘
* 특히, 다결정 실리콘은, 그 아래 산화막과 화학반응을 하지 않으면서도 고온에 견딜 수 있음
3. MOSFET의 드레인(Drain),소스(Source) 단자
※ 대칭적인 소자 (소스,드레인 위치를 바꾸어도 아무런 차이 없음)
- 소스,드레인 구분은 인가된 전압의 역할에 따라 정해짐
. 例) nMOS 경우에, 항상 드레인이 소스 보다 양의 전압을 갖도록 함
ㅇ 드레인,소스 간에 전압(VDS)을 가하면, 드레인 전류 ID가 흐르는데,
- 이때, 게이트,소스 간에 인가 전압(VGS)에 의해 드레인 전류를 제어 가능
ㅇ 소스,드레인 간 주요 역할
- 게이트 전압 제어에 의한 전도 채널의 조절을 통해, 마치 가변 저항 처럼 동작
- 전하 캐리어의 공급 및 흡수
. 소스(Source) : 전하 캐리어의 공급
.. 소스로부터 채널(반전층)로의 전하 주입을 통해 전하 공급이 이루어짐
.. 즉, 채널을 흐르는 전하(전자,홀)는, 기판의 캐리어 생성에서 얻어지는 것이 아님
. 드레인(Drain) : 전하 캐리어의 흡수
4. MOSFET의 기판/몸체 (Substrate,Bulk) 단자
ㅇ IC 소자의 지지대 역할을 하는 단결정 실리콘 웨이퍼 임
- 집적 회로 내 대부분의 MOSFET 소자들이, 동일한 기판/몸체 연결을 공유 함
ㅇ (극성)
- pMOS의 n형 기판은, 가장 음성 (접지) 쪽에,
- nMOS의 p형 기판은, 가장 양성 (전원) 쪽으로 연결되어 공유됨