디지털 집적회로, CMOS 집적회로

1. 디지털 집적회로 구현시 고려 사항

  ㅇ 신호 전달 속도
  ㅇ 면적
  ㅇ 전력 소모
  ㅇ 복잡도


2. 디지털 집적회로에서, 논리 게이트의 설계 방식

  ㅇ 정적 CMOS 논리 게이트
     - 입력 변화에 의해 출력이 평가됨
     - 구분 
        . 무비율 논리회로 (ratioless logic) : CMOS
        . 비율 논리회로 (ratioed) : nMOS + pseudo nMOS
  ㅇ 동적 CMOS 논리 게이트
     - 클록 타이밍에 의해 출력이 평가됨
  ㅇ 의사 NMOS 논리 게이트
  ㅇ 패스 트랜지스터의 논리 게이트
  ㅇ CMOS 전달 게이트


3. CMOS 정적 논리회로 (Static Logic Circuit)

  ㅇ 출력 논리 값이 고정된 특정 값으로 유지됨
     - 따라서, 시간에 따라 변화 없음

  ㅇ 전원 또는 접지로 연결된, 저 임피던스 경로를 통해, 출력의 논리가 결정되는 회로
     - 전원 공급이 유지되는 한, 출력값도 그에따라 유지됨 

  ㅇ 구성 상의 특징
     - 부하회로(PUN,Pullup Network)와 구동회로(PDN,Pulldown Network)가 수직 연결로 구성됨
     - 입력 신호가, PUN,PDN에 공통으로 인가됨
     - 출력 신호는, PUN,PDN의 접점에서 얻어짐


4. CMOS 동적 논리회로 (Dynamic Logic Circuit)

  ㅇ 출력 논리 값이 동적인 변화를 겪음
     - 출력 값이 동적인 변화를 겪는 (유동적인) 형태의 논리 회로 형식
        . 출력 논리 값이 고정되지 않고 시간에 따라 동적으로 변함

  ㅇ 용량성 노드에 저장된, 전하량에 의해, 출력의 논리가 결정되는 회로
     - 누설에 의한 전진적인 전하량 감소를 보충하기 위해, 
       클럭 신호에 의한 주기적인 리프레시 동작이 가해질 필요 있음

  ㅇ 스위치가 있는 정보 전달용 전달 게이트 등에서, 
     - 스위치 OFF 시에, 출력이 High Impedance 상태에 있게되고, 
        . 이 상태가 커패시터에 의해 유지됨
        . 충전 시, 1로 인식되고, 방전 시, 0으로 인식됨
     - 이 커패시터는 양쪽 2개의 논리 게이트 사이에 존재

  ㅇ 사용 목적 : 복잡성 감소, 동작 속도 제고, 저 전력 손실