1. 위상고정회로 (PLL, Phase Locked Loop)
ㅇ 진폭이 아닌 위상 변동을 줄여가며, 평균적으로 입력 주파수 및 위상에 동기화시키는 회로
- 자체 전압제어 국부발진기(VCO) 위상을,
. 입력 주기 신호의 위상에 동기시켜가며,
. 정확한 위상 고정점을 잡기(추적하기) 위한 위상동기 회로
- 한편, 입력,VCO 간의 위상 차이를 줄일수록,
. 결국, 두 신호(입력,출력)의 주파수도 같아짐 (주파수 편이가 줄어듬)
ㅇ 비선형 궤환시스템(Feedback System)의 일종
- 부귀환을 사용하여 입력 및 출력 신호 간의 위상 차이를 줄이는 비선형 소자
. 비선형적 동작 특성으로 해석이 다소 복잡하여, 선형 근사화된 해석 위주로 취급됨
.. 주로, 위상 차이가 작고, 위상 고정된 상태 하의 PLL에 대해 선형적 해석이 가능
2. PLL 구성
※ 입력,출력 신호의 대상
- 진폭값이 아니라, 그 위상값이 대상임
ㅇ 위상비교기 (Phase comparator, 또는 위상검출기 Phase Detector)
- 입력 수신 신호의 위상과 국부 발생시킨 복사본 위상과의 위상차를 검출하여,
이 위상차(에러)에 비례하는 전압을 출력함
. 보통, 곱셈변조기에 의해 구현됨
ㅇ 루프필터(Loop filter) 또는 저역통과필터(Low Pass Filter)
- 위상검출기로부터 나오는 두 신호 간 위상차의 고주파 성분을 제거
ㅇ 전압제어발진기 (VCO)
- 제어 전압에 따라 조절되는 주파수를 발생시키는 발진기
. 출력 주파수가 계속 변화되면서 주파수 및 위상의 동기화가 점차 이루어짐
3. PLL 동작원리
ㅇ 위상비교기에서는,
- 검출된 위상차가 LPF를 거쳐 저주파 제어 전압으로 변환되어 VCO에 입력
. 입력 지터(위상 흔들림)의 높은 주파수 성분을 억제하고 낮은 주파수 성분 만 통과시킴
ㅇ 제어 전압은,
- VCO 주파수를 입력 및 VCO 간의 위상차를 줄이려는 방향으로 변화됨
ㅇ VCO에서는,
- 바렉터(Varator)를 포함한 발진회로가 있어서,
- 그 위상차를 줄이려는 저주파 제어 전압이 입력되면서,
- 바렉터의 커패시터(Capacitor) 용량이 변하여,
- LC 공진회로에 의한 발진주파수 변화를 일으키게됨
ㅇ 결국, 위상 고정(Phase Locked)이란,
- 제어 전압이 VCO 평균 주파수를 입력 평균 주파수에 정확히 일치시켜 고정시킨다는 뜻
4. PLL 구분
ㅇ Analog PLL (APLL)
- 특징 : VCO가 전원 및 온도 변동에 민감함, 위상비교기(곱셈변조기)가 dc drift 효과에
민감함 등
ㅇ Digital PLL (DPLL)
- 특징 : 제조 용이성, 전원 및 온도 변동에 덜 민감함, dc drift 현상 없음,
주로 낮은 주파수에서 잘 동작함, 양자화오차 및 유한어장효과 있음,
입력 위상에 고정하는 속도가 빠름 등
ㅇ DP-PLL (Digital Processing PLL)
5. PLL 주요 기능 및 용도
ㅇ 기능
- 위상의 제어, 주파수 가변, 주파수 편이 최소화(안정화), 동기화 등
. 기준 발진기의 위상을 정교하게 추적 등
ㅇ 용도
- 디지털시스템에서 타이밍 회복(Timing Recovery)
. Clock Recovery, Clock Generator 등
. Jitter Reduction, Skew Cancellation 등
- 주파수 합성기
. 안정화된 정확한 고주파 주파수를 만들어냄
- Modulator/Demodulator
. 진폭 변조(AM)된 신호에서 동기 복조 방식에 의해 안정된 주파수,위상을 추출할 때 사용
. 주파수 변조(FM)된 신호에서 베이스밴드 신호의 안정적 추출에 사용
6. PLL 주요 특성 파라미터
ㅇ Settling time : 새로운 주파수에 고정(Locked)되는데 필요한 시간