Discrete-time Opertion Element   이산 연산 소자, 이산 신호 연산, 기초 이산 연산

(2021-07-08)

Tapped Delay Line, 탭 지연선, 탭 딜레이 라인, Transversal , 트랜스버셜


1. 기초 이산 신호 연산 시간 전이/천이/이동 (time shifting)     ☞ 지연기 참조
     -  y[n] = x[n-k]  => 오른쪽으로 k 단위 만큼 지연(delay)
     -  y[n] = x[n+k]  => 왼쪽으로 k 단위 만큼 선행(advance)

  ㅇ 곱셈 (Multiplication)                   ☞ 곱셈기 참조
     -  y[n] = a x[n]

  ㅇ 덧셈 (Addition)                         ☞ 덧셈기 참조
     -  y[n] = x1[n] + x2[n]

  ※ 디지털 필터 구현을 위한 기본 소자 셋(3)  :  시간 지연기(메모리 요소), 곱셈기, 덧셈기시간 반전/반사 (time reversal/reflection)
     -  y[n] = x[-n]   => 신호 x[n]의 좌우 대칭 상

  ㅇ 시간 스케일링/척도조절 (Time Scaling)
     -  y[n] = x[an]   => 샘플링률을 감소키는 것(1/a배)
     -  y[n] = x[n/a]  => 샘플링률을 증가시키는 것(a배)


2. 기초 이산 연산 소자 (대부분의 디지털신호처리는 `덧셈`과 `곱셈`에 기초함)지연 소자  :   y[n] = x[n-k]
      

     - z 변환 :  y[n] = x[n-k]  ↔  Y(z) = z-k X(z)   ( k : 지연 단위 )

  ㅇ 상수 곱셈기(constant multiplier) : y[n] = a x[n]
      덧셈기     :   y[n] = x1[n] + x2[n]
       지연선 (Tapped-Delay Line), 트랜스버셜 (Transversal) : 위 세 요소가 결합한 형태

      

     - 각 상태(x[n]) 마다 (TAP,┬)을 부착하고, 상수 곱셈기로 계수를 곱하고, 이들을 합한 형태
        . 메모리 상태 마다 하나씩 밀려가는(지연되는) 메모리 연결 요소로써,
        . 각 메모리에 저장된 값들이 최종값 결정에 서로다른 영향을 미치도록, 
        . 가중치( 계수)를 줌



Copyrightⓒ   차재복 (Cha Jae Bok)