Discrete-time Opertion Element, Tapped Delay Line   이산 연산 소자, 이산 신호 연산, 기초 이산 연산, 탭 지연선

(2018-03-30)
1. 기초 이산 신호 연산 시간 전이/천이/이동 (time shifting)    ☞ 지연기 참조
     -  y[n] = x[n-k]  => 오른쪽으로 k 단위 만큼 지연(delay)
     -  y[n] = x[n+k]  => 왼쪽으로 k 단위 만큼 선행(advance)

  ㅇ 곱셈 (Multiplication)                  ☞ 곱셈기 참조
     -  y[n] = a x[n]

  ㅇ 덧셈 (Addition)                        ☞ 덧셈기 참조
     -  y[n] = x1[n] + x2[n]

  ㅇ 시간 반전/반사 (time reversal/reflection)
     -  y[n] = x[-n]   => 신호 x[n]의 좌우 대칭 상

  ㅇ 시간 스케일링/척도조절 (Time Scaling)
     -  y[n] = x[an]   => 샘플링률을 감소키는 것(1/a배)
     -  y[n] = x[n/a]  => 샘플링률을 증가시키는 것(a배)


2. 기초 이산 연산 소자 (대부분의 디지털신호처리는 `덧셈`과 `곱셈`에 기초함)지연 소자  :   y[n] = x[n-k]
     
     - z 변환 :  y[n] = x[n-k]  ↔  Y(z) = z-k X(z)   ( k : 지연 단위 )

  ㅇ 상수 곱셈기(constant multiplier) : y[n] = a x[n]
     덧셈기     :   y[n] = x1[n] + x2[n]
      지연선 (Tapped-Delay Line) : 위 세 요소가 결합한 형태
     
     - 각 상태(x[n]) 마다 (TAP)을 부착하여 상수 곱셈기로 계수를 곱하고 합한 형태
        . 메모리 상태 마다 하나씩 밀려가는(지연되는) 메모리 연결 요소로써,
        . 각 메모리에 저장된 값들이 최종값 결정에 다른 영향을 미치도록 가중치( 계수)를 줌


[이산 신호,이산 연산] 1. 이산 신호 2. 이산 신호 표현 3. 디지털 주파수 4. 기초 이산 신호 5. 기초 이산 연산 6. 시간 스케일링 7. 윈도잉
  1.   기술공통
  2.   기초과학
  3.   진동/파동
  4.   방송/멀티미디어/정보이론
  5.   전기전자공학
        1. 전기전자공학
    1.   디지털공학
    2.   신호 및 시스템
      1.   신호 표현/성질
      2.   시스템 표현/성질
      3.   신호처리 기초
      4.   연산 소자
      5.   이산 신호/이산 시스템
        1.   A/D,D/A 변환
        2.   이산 신호,이산 연산
          1.   1. 이산 신호
              2. 이산 신호 표현
              3. 디지털 주파수
              4. 기초 이산 신호
              5. 기초 이산 연산
              6. 시간 스케일링
              7. 윈도잉
        3.   이산 푸리에 표현
        4.   z 변환
        5.   이산 시스템
      6.   변환 해석
      7.   필터
      8.   고속 신호 회로 해석
    3.   회로해석
    4.   전자기학
    5.   초고주파공학
    6.   반도체
    7.   전자회로
    8.   전기공학
    9.   자동제어
    10.   전자공학(기타일반)
  6.   통신/네트워킹
  7.   정보기술(IT)
  8.   공업일반(기계,재료등)
  9.   표준/계측/품질
  10.   기술경영

 
        최근수정     요약목록     참고문헌