게이트 전기적 특성

(2018-12-22)

Logic Voltage Level, 논리 전압 레벨, Propagation Delay Time, 전파 지연 시간, 전달 지연 시간, Fan-in, 팬 인, Fan-out, 팬 아웃, VCC, VDD, 직류 공급 전압

1. 게이트 전기적 특성 (전압/전류 레벨 관점)논리 값 대응 전압 레벨 구분
     - Positive Logic (정 논리)
        . TTL  : 0 (Low) => 0 ~ 0.8 [V], 
                 1 (High) => 2.5 ~ 5 [V]
        . CMOS : 0 (Low) => 1 ~ 1/3 VDD (0 ~ 1.5 [V]),
                 1 (High) => 2/3 ~ VDD  (3.5 ~ 5 [V]) 
        . 통상, 
           .. TTL : (High) 5 ~ (Low) 0 [V]
           .. CMOS : (High) 3.5 ~ (Low) 0 [V]

     - Negative Logic (부 논리)
        . TTL  : 0 (Low) => 2.5 ~ 5 [V],   
                 1 (High) => 0 ~ 0.8 [V]
        . CMOS : 0 (Low) => 2/3 ~ VDD    (3.5 ~ 5 [V]), 
                 1 (High) => 1 ~ 1/3 VDD (0 ~ 1.5 [V])

  ㅇ 논리 전압/전류 레벨 파라미터
     - VIH (min) : 입력에서 논리 1이 되기 위한 최소 전압 레벨 (이 이하로는 1 안됨)
     - VIL (max) : 입력에서 논리 0이 되기 위한 최대 전압 레벨 (이 이상에서 0 안됨)
     - VOH (min) : 출력에서 논리 1을 나타내는 고정된 최소 전압 레벨
     - VOL (max) : 출력에서 논리 0을 나타내는 고정된 최대 전압 레벨

     - IIH : High 전압 인가시, 입력으로 흐르는 전류
     - IIL : Low 전압 인가시, 입력으로 흐르는 전류
     - IOH : 특정 부하 상태 하에서 논리 1 일 때, 출력으로 흐르는 전류
     - IOL : 특정 부하 상태 하에서 논리 0 일 때, 출력으로 흐르는 전류


2. 게이트 전기적 특성 (구동 능력 관점)

  ㅇ 팬 아웃 (Fan-out)
     - 게이트 출력 단에 한번에 접속시켜 구동 가능한 최대 입력 수
        . 출력이 신뢰성을 유지하며 구동할 수 있는 논리소자 입력의 최대 수

     * 팬 아웃 계산 例)  주로, 입력,출력 최대 구동 전류에 의함
        . High 레벨에서 : IOH (max)/IIH (max)
        . Low 레벨에서  : IOL (max)/IIL (max)

     * 팬아웃 계산은 부하 논리 소자 특성에 따라 달라질 수 있으나,
        . 통상, 언급 없으면 동종 논리소자로 간주함

  ㅇ 팬 인 (Fan-in)
     - 게이트 입력 단에 한번에 접속 가능한 최대 출력 수

  ㅇ 잡음 여유 (Noise Margin)
     - 입력 신호 변동에도 논리회로논리치를 정확하게 식별할 수 있는 능력


3. 게이트 전기적 특성 (공급 전압,전력 소모 관점)직류 공급 전압 (VCC 또는 VDD)
     - TTL IC 계열  VCC : 5 [V] 
     - CMOS IC 계열 VDD : 보통은 3~8 [V], 고속형은 2~6 [V] (5, 3.3, 2.5, 1.8 V 등)

  ㅇ 전력 소모 (PD)
     - 논리게이트 출력 상태에 따라 전류 흐름 상태가 달라지므로,
        . ICCH : 논리게이트의 출력이 High일 때 전원에서 공급되는 전류
        . ICCL : 논리게이트의 출력이 Low일 때 부하에서 흘러들어오는 전류
        . 통상, 이 둘의 평균(듀티사이클 50% 간주)을 취해, 
           .. ICC (avg) = (ICCH + ICCL)/2

     - 결국, 직류 공급 전압평균 전류와의 곱을 취함
        . PD = VCC x ICC
        . PD (avg) = VCC x ICC (avg)

     * 例) 출력 High에서 2 ㎂ 공급, 출력 Low에서 4 ㎂, VCC 5 V 일 때, 평균 전력 소모는,
        .  PD (avg) = VCC x ICC (avg) = (5) V x (2 + 4)/2 ㎂ = 15 ㎼


4. 게이트 전기적 특성 (시간 관점)전파 지연 또는 전달 지연 (tpd, Propagation Delay)
     - 입력 펄스 변화에 따른 출력 펄스 변화가 나타나기까지의 지연시간
        . 입력 변화에 따라 출력이 변화하기까지 걸리는 시간
           .. 통상, 입력/출력 전이의 50% 지점으로 측정 함

     - tpHL : 입력이 변환 직후, 출력이 `HIGH`에서 `LOW`로 변할 때의 지연시간
              또는, 입력 펄스와 출력 펄스 기준점 사이의 지연시간
     - tpLH : 입력이 변환 직후, 출력이 `LOW`에서 `HIGH`로 변할 때의 지연시간
              또는, 입력 펄스와 출력 펄스 기준점 사이의 지연시간
     - tp = (tpHL + tpLH)/2
        . 통상, tpHL,tpLH이 같지 않아, 그 평균을 취해 나타내곤 함

     * 인버터 경우의 例)
        

     * 한편, 입출력 또는 송수신 간의 `위상차` = `전달 지연`
        . 아날로그 회로 관점의 `위상차`는 디지털 회로 관점의 게이트 `전달 지연시간`과 대응됨

  ㅇ 상승시간, 하강시간
     - 상승시간 (Rise Time)  (tr)
        . 클럭 파형 진폭의 10 % 에서 90 % 까지의 상승 구간 시간
     - 하강시간 (Decay Time,Falling Time)  (tf)
        . 클럭 파형 진폭의 90 % 에서 10 % 까지의 하강 구간 시간

     * 디지털 회로에서는 가급적 상승시간,하강시간이 짧을수록 잡음내성,전력소모에 유리함

  ㅇ 셋업시간(Setup Time),홀드시간(Hold Time)
     - 셋업 시간 : 클럭 천이가 발생하기 전에, 입력이 일정 레벨을 유지해야만 하는 시간
     - 홀드 시간 : 클럭 천이가 발생한 후에, 입력이 일정 레벨을 유지해야만 하는 시간


[게이트 전기적 특성] 1. 게이트 전기적 특성 2. 셋업시간,홀드시간 3. 잡음 여유
  1.   기술공통
  2.   기초과학
  3.   진동/파동
  4.   방송/멀티미디어/정보이론
  5.   전기전자공학
        1. 전기전자공학
    1.   디지털공학
          1. 디지털 공학
      1.   (디지털) 수 표현
      2.   수치 코드
      3.   부울 대수
      4.   논리 게이트
      5.   조합논리회로
      6.   순서논리회로
      7.   표준 로직 IC
      8.   게이트 전기적 특성
        1.   1. 게이트 전기적 특성
            2. 셋업시간,홀드시간
            3. 잡음 여유
      9.   프로그램 가능 IC
      10.   디지털 집적회로 구현
    2.   신호 및 시스템
    3.   회로해석
    4.   전자기학
    5.   초고주파공학
    6.   반도체
    7.   전자회로
    8.   전기공학
    9.   자동제어
    10.   전자공학(기타일반)
  6.   통신/네트워킹
  7.   정보기술(IT)
  8.   공업일반(기계,재료등)
  9.   표준/계측/품질
  10.   기술경영

 
        최근수정     요약목록     참고문헌