Noise Margin   잡음 여유

(2016-09-08)

Noise Immunity, 잡음 면역, 잡음 내성

1. 잡음 여유 (Noise Margin) 이란?

  ㅇ [논리회로]
     - 잡음 내성 (Noise Immunity)
        . 입력 신호 변동에도 논리회로논리치를 정확하게 식별할 수 있는 능력
           .. 전기적 잡음에 둔감한 성질
           .. 잡음 있어도 논리상태(High,Low)를 식별 가능한 회로의 면역 능력 (잡음 면역)
     - 잡음 여유 (Noise Margin)
        . 잡음 내성을 나타내는 수치적 척도

  ㅇ [아이패턴]
     - 눈 열림의 높이 (Eye Height)
        . 눈이 열린 높이 만큼을 잡음에 대한 여분/여유로 잡을 수 있음


2. [논리회로]  논리상태 레벨별 잡음여유도논리상태별 전압 레벨을 살펴 보면,
     - 이상적인 경우 : 논리 1 및 논리 0 이 명확한 전압레벨로 표현
     - 실제적인 경우 : 부하 변동,온도 등에 의해 논리 전압레벨 값이 다르게 식별될 수 있음
        . VOH (min) 이상은 논리 `1`, VOL (max) 이하는 논리 `0`,
          그 중간 범위의 전압은 나타나면 안됨
        . VIH (min) 이상은 논리 `1`, VIL (max) 이하는 논리 `0`,
          그 중간 범위의 전압은 나타나면 안됨

  ㅇ 따라서, 레벨 별 잡음여유 척도는,
     -  HIGH 레벨 잡음여유 :  NMH 또는 VNH = VOH (min) - VIH (min) 
     -  LOW 레벨 잡음여유  :  NML 또는 VNL = VIL (max) - VOL (max)

     

  ※ 위 그림의 인버터에서 최대 잡음여유를 얻기위한 바람직한 VTC 특성 조건
     - 천이영역 → 0 
        . 즉, 해당 영역에서 증폭률 → ∞ (수직선)
     - 두 잡음레벨(HIGH,LOW)이 동등하게 중간점을 잡음 
        . 즉, VIH = VIL = VDD/2
     - 출력이 최대 스윙을 갖도록 함 
        . 즉, VOH = VDD, VOL = 0


[디지털 집적회로 구현] 1. MOS 인버터 2. 인버터 동작( Pull-up,Pull-down) 3. CMOS 인버터 4. 게이트 전기적 특성 5. 잡음 여유 6. 셋업시간,홀드시간 7. ECL
  1.   기술공통
  2.   기초과학
  3.   진동/파동
  4.   방송/멀티미디어/정보이론
  5.   전기전자공학
        1. 전기전자공학
    1.   디지털공학
          1. 디지털 공학
      1.   (디지털) 수 표현
      2.   수치 코드
      3.   부울 대수
      4.   논리 게이트
      5.   조합논리회로
      6.   순서논리회로
      7.   표준 로직 IC
      8.   프로그램 가능 IC
      9.   디지털 집적회로 구현
        1.   1. MOS 인버터
            2. 인버터 동작( Pull-up,Pull-down)
            3. CMOS 인버터
            4. 게이트 전기적 특성
            5. 잡음 여유
            6. 셋업시간,홀드시간
            7. ECL
    2.   신호 및 시스템
    3.   회로해석
    4.   전자기학
    5.   초고주파공학
    6.   반도체
    7.   전자회로
    8.   전기공학
    9.   자동제어
    10.   전자공학(기타일반)
  6.   통신/네트워킹
  7.   정보기술(IT)
  8.   공업일반(기계,재료등)
  9.   표준/계측/품질
  10.   기술경영

 
        최근수정     요약목록(시험중)     참고문헌