D Flip-flop, Data Flip-flop, Delay Flip-flop   D 플립플롭

(2014-10-17)
전자/전기/제어 1. 전기전자공학

디지털공학
신호 및 시스템
회로해석
전자기학
초고주파/RF 공학
반도체/물리전자공학
전자회로
전기공학
자동제어
전자공학(기타일반)
 > 디지털공학(디지털) 수 표현
수치 코드 표현
부울 대수
논리 게이트
조합논리회로
순서논리회로
표준 로직 IC
프로그램 가능 IC
디지털 집적회로 구현
 > 순서논리회로 1. 순서회로
2. 링 발진기

순서회로 묘사
래치,플립플롭
레지스터,카운터
 > 래치,플립플롭 1. 쌍안정회로(2진저장소자)
2. 래치
3. SR 래치
4. D 래치
5. 플립플롭
6. D 플립플롭
7. T 플립플롭
8. J-K 플립플롭
9. 플립플롭 트리거
10. 에지 검출 회로

     
1. D 플립플롭

  ㅇ D(데이터), Clk(클럭) 두 입력을 갖는 가장 간단한 플립플롭
     - D 래치와 달리, 입력 D(데이터)가 아닌 Clk(클럭)에 반응하며 출력이 변하게 됨
       


2. D 플립플롭 구현 (마스터-슬레이브형 D 플립플롭)

  

  ㅇ 2개의 게이트형 D 래치(Gated D Latch) 및 1개의 인버터로 구현
     - Clk `0` 일때, 첫째 D 래치는 입력 D를 그대로 첫째 출력에 전달, 
                     둘째 D 래치는 현재 Q 출력을 저장(유지)
     - Clk `1` 일때, 첫째 D 래치 출력은 현재 D 값을 저장(유지), 
                     둘째 D 래치는 첫째 출력을 그대로 둘째 출력 Q에 전달함


3. D 플립플롭  진리표, 논리식(부울대수식) 및 상태도

  

 
4. 지연 소자(Delay Element)의 일종

  ㅇ 입력이 다음 활성 클럭이 나타낼 때까지 지연된 후 출력됨
     - 다음 출력 값(상태 값) Q(t+1)
        . 그 이전의 출력 값(현재 상태) Q(t)와는 무관
        . 활성 클럭 직전의 입력 D(t) 값으로 됨

  


[ 래치,플립플롭 ]1. 쌍안정회로(2진저장소자)  2. 래치  3. SR 래치  4. D 래치  5. 플립플롭  6. D 플립플롭  7. T 플립플롭  8. J-K 플립플롭  9. 플립플롭 트리거  10. 에지 검출 회로  

 
        최근수정     모바일웹     참고문헌