HDL, VHDL, Verilog   Hardware Description Language, VHSIC Hardware Description Language   하드웨어 기술 언어, 하드웨어 표현 언어

(2018-11-01)
1. 하드웨어 기술 언어 (HDL, Hardware Description Language)논리회로 `구조` 및 `동작`을 기술하는 언어
     - 디지털시스템설계,구현(합성)하는 상위수준 하드웨어 기술 언어 
        . 디지털시스템이 게이트와 플립플롭 등의 실제 회로로 구현되기 전에,
        . 상위레벨에서 하드웨어 기능을 설계하고 오류의 정정(시뮬레이션)을 가능케 하는 것
        . 오늘날, 디지털시스템설계,시뮬레이션,검증,구현 등 모든 용도로 사용되고 있음

  ㅇ HDL 특징
     - 기존 프로그래밍 언어와 달리, 
        . 하드웨어 상의 시간(Time)과 동시성(Concurrency) 표현 가능
     - 주로, 하향적,계층적 설계 방법을 제공
        . 행위 레벨
        . 레지스터 전달 레벨
        . 게이트 레벨
        . 트랜지스터 레벨
        . 배치 및 배선
     - 컴파일 단계 (레지스터 전달 레벨 -> 게이트 레벨)
        . 논리 동작을 기술하는 HDL 포멧의 파일 생성
        . 산업 표준인 EDF 포멧으로 변환
        . JEDEC 포멧으로 변환

  ㅇ 대표적 HDL : VHDL, Verilog HDL, AHDL 등


2. VHDL (VHSIC-Very High Speed Integrated Circuit HDL)디지털시스템의 구조와 동작을 표현하는 범용의 하드웨어 기술 언어
     - 하위 게이트 레벨에서 상위 동작 레벨까지 하드웨어를 기술하고 설계 가능

  ㅇ 역사
     - 1980년대초 미국 국방성에서 ASIC 문서화를 위해 최초 시작
        . 복잡한 매뉴얼 대신에, 회로 동작 내용을 문서화 설명하기 위해 개발됨
     - 1987년 IEEE 표준으로 지정, 그후 여러차례 발전되어 발표됨
        . IEEE Std. 1076-1993, 1076-2000, 1076-2002, 1076-2008 등

  ㅇ 하드웨어 동작 표현 방법의 4가지 모델링
     - 구조적 모델링 : 디지털시스템 구조 표현 주로, 회로의 구성 표현
        . 내부적으로 연결된 컴포넌트들의 집합으로 모델링
     - 데이타 흐름 모델링 : 논리식 모델링
        . 병행 할당문집합으로 모델링
     - 동작적 모델링 : 논리식, 진리표, 동작표 등으로 표현
        . 순차 할당문집합으로 모델링
     - 혼합 모델링 : 위 3개 형태를 혼합한 모델링언어적 규약
     - 대소문자 : 구분 없음
     - 식별자   : 문자로 시작
     - 모든 구문 끝 : 세미콜론(;)으로 끝남
     - 주석     : --
     - 병행문 (concurrent statement)
        . 여러 입력 신호에서 1 이상 만 변하면 즉시 실행

  ㅇ 구문 구분 : 선언문, 병행문, 순차문

  ㅇ 코드 구성 기본 구조
     - 주석
     - 라이브러리 선언부 : 공동 사용을 위한 코드 집합선언
     - USE
     - 패키지
     - 엔티티     : 회로의 입출력 핀을 명시함
     - 아키텍처   : 회로 동작(기능)을 표현함
        . 선언부와 몸체부로 구성


3. Verilog HDLCadence Design System社의 하드웨어 기술 언어

  ㅇ 내부 LRM(Language Reference Manual)을 공개함으로써, 1995년도에 IEEE에서 표준화됨
     - IEEE std. 1364 (1995,2001)

     - 따라서, 특정 EDA(Electronic Design Automation),공정 기술, 설계 방법 등에 비 종속됨

  ㅇ 주요 사용 용도 
     - 디지털 회로 Simulation, 회로 검증(Verification), 회로 합성(Synthesis)

  ㅇ 언어 규약
     - 블록문 : 블록의 시작과 끝이 Begin과 End를 사용하여 구분


4. AHDL 

  ㅇ Altera사의 하드웨어기술언어(HDL)


[하드웨어 기술(記述)] 1. HDL(하드웨어 기술 언어) 2. 레지스터 전달 레벨 (RTL)
  1.   기술공통
  2.   기초과학
  3.   진동/파동
  4.   방송/멀티미디어/정보이론
  5.   전기전자공학
        1. 전기전자공학
    1.   디지털공학
          1. 디지털 공학
      1.   (디지털) 수 표현
      2.   수치 코드
      3.   부울 대수
      4.   논리 게이트
      5.   조합논리회로
      6.   순서논리회로
      7.   표준 로직 IC
      8.   게이트 전기적 특성
      9.   프로그램 가능 IC
            1. ASIC
            2. 게이트 어레이
            3. PLD
            4. FPGA
        1.   하드웨어 기술(記述)
          1.   1. HDL(하드웨어 기술 언어)
              2. 레지스터 전달 레벨 (RTL)
      10.   디지털 집적회로 구현
    2.   신호 및 시스템
    3.   회로해석
    4.   전자기학
    5.   초고주파공학
    6.   반도체
    7.   전자회로
    8.   전기공학
    9.   자동제어
    10.   전자공학(기타일반)
  6.   통신/네트워킹
  7.   정보기술(IT)
  8.   공업일반(기계,재료등)
  9.   표준/계측/품질
  10.   기술경영

 
        최근수정     요약목록(시험중)     참고문헌